Développement : 1989–2000
En 1989, HP pensait que les architectures RISC (Reduced Instruction Set Computing) étaient bloquées à une instruction par cycle. Les chercheurs de HP ont essayé de créer un nouveau type d'architecture de processeur, appelé plus tard Explicitly Parallel Instruction Computing (EPIC), qui permet au processeur d'utiliser de nombreuses instructions à chaque cycle d'horloge. EPIC utilise une forme d'architecture à mot d'instruction très long (VLIW), dans laquelle un mot d'instruction comporte de nombreuses instructions. Avec EPIC, le compilateur vérifie quelles instructions peuvent être utilisées en même temps, de sorte que le processeur peut exécuter les instructions sans avoir besoin de méthodes compliquées pour voir quelles instructions utiliser en même temps. Le but de cette idée est de permettre une meilleure inspection du code au moment de la compilation pour vérifier les possibilités supplémentaires d'exécutions multiples en même temps, et de simplifier la conception du processeur et d'économiser l'électricité en supprimant la nécessité d'instructions d'ordonnancement de l'exécution.
HP a pensé qu'il n'était pas bon pour les entreprises individuelles de systèmes d'entreprise comme HP de fabriquer des processeurs propriétaires. HP a donc travaillé avec Intel en 1994 pour créer l'architecture IA-64, réalisée avec les idées d'EPIC. Intel voulait faire un gros effort pour créer IA-64 dans l'espoir que le processeur résultant serait utilisé par la plupart des systèmes d'entreprise. HP et Intel ont fait un gros effort de conception pour réaliser le premier produit Itanium, Merced, en 1998.
Lors de sa création, Intel, HP et d'autres analystes du secteur pensaient que l'IA-64 serait très populaire dans les serveurs, les stations de travail et les ordinateurs de bureau, et qu'il remplacerait un jour les architectures RISC et CISC (Complex Instruction Set Computing) pour les applications polyvalentes. Compaq et Silicon Graphics ont cessé de travailler sur leurs architectures Alpha et MIPS pour passer à l'architecture Itanium.
De nombreux groupes ont créé des systèmes d'exploitation pour Itanium, notamment Microsoft Windows, OpenVMS, Linux et des types d'UNIX tels que HP-UX, Solaris, Tru64 UNIX et Monterey/64 (les trois derniers n'ont jamais fini de fonctionner sur Itanium). En 1997, beaucoup ont constaté que l'architecture Itanium et le compilateur étaient plus difficiles à utiliser qu'ils ne le pensaient. Des problèmes technologiques tels que le nombre très élevé de transistors nécessaires pour les grands mots d'instruction et les grandes caches. [] Le projet a également connu des problèmes, car les deux parties de l'équipe utilisaient des méthodes différentes et avaient des priorités légèrement différentes. [] Comme Merced était le premier processeur EPIC, sa création a posé plus de problèmes que l'équipe ne l'avait pensé. De plus, le concept EPIC nécessite des capacités de compilation différentes qui n'avaient jamais été créées auparavant, donc plus de recherches étaient nécessaires. []
Intel a annoncé le nom du processeur, Itanium, le 4 octobre 1999. En quelques heures seulement, le nom Itanic avait été utilisé comme une blague, (une référence au Titanic, le navire "insubmersible" qui a coulé en 1912 ("Itanium + Titanic = Itanic")). Le nom "Itanic" a également été utilisé par The Register, et d'autres, pour dire que l'investissement de plusieurs milliards de dollars dans l'Itanium, et la demande initiale qu'il suscitait, ne signifierait rien parce qu'ils pensaient que l'Itanium allait échouer.
Itanium (Merced) : 2001
| Itanium (Merced) |
|  |
| Produit | De juin 2001 à juin 2002 |
| Fabricant(s) commun(s) | |
| Max. Fréquence d'horloge du CPU | 733 MHz à 800 MHz |
| Vitesses du FSB | 266 MT/s |
| Jeu d'instructions | Itanium |
| Nombre de noyaux | 1 |
| Cache L2 | 96 KB |
| Cache L3 | 2 ou 4 MB |
| Prise(s) | |
| Nom(s) de base | |
Lorsque Itanium a été lancé en juin 2001, ses performances n'étaient pas supérieures à celles des processeurs concurrents du RISC et du SCRC. Itanium était en concurrence avec des systèmes à faible consommation d'énergie (principalement des systèmes à 4 CPU et des petits systèmes), avec des serveurs basés sur des processeurs x86, et avec des systèmes à forte puissance comme l'architecture POWER d'IBM et l'architecture SPARC de Sun Microsystems. Intel a fait passer Itanium à une collaboration avec le secteur de la haute puissance et de l'informatique HPC, en essayant de copier le succès du marché x86 (c'est-à-dire une architecture, plusieurs fournisseurs de systèmes). Le succès de la version à 1er processeur ne s'est fait qu'avec le remplacement de PA-RISC dans les systèmes HP, Alpha dans les systèmes Compaq et MIPS dans les systèmes SGI, mais IBM a également réalisé un supercalculateur basé sur cette architecture. POWER et SPARC étaient puissants, et l'architecture x86 s'est développée dans l'espace de l'entreprise, en raison d'une mise à l'échelle plus facile et d'une très grande base d'installation.
Seuls quelques milliers de systèmes utilisant le premier processeur Itanium, Merced, ont été vendus, en raison de leurs performances médiocres, de leur coût élevé et du nombre réduit de logiciels Itanium. Intel a vu qu'Itanium nécessitait plus de logiciels natifs pour bien fonctionner, et a donc fabriqué des milliers de systèmes pour les vendeurs de logiciels indépendants afin de les aider à fabriquer des logiciels Itanium. Un an plus tard, HP et Intel ont mis sur le marché le deuxième processeur Itanium, Itanium 2.
Itanium 2 : 2002-2010
| Itanium 2 (McKinley) |
|  |
| Produit | De 2002 à 2010 |
| Conçu par | Intel |
| Fabricant(s) commun(s) | |
| Max. Fréquence d'horloge du CPU | 900 MHz à 2,53 GHz |
| Jeu d'instructions | Itanium |
| Nombre de noyaux | 1, 2, 4 ou 8 |
| Cache L2 | 256 KB sur Itanium2 256 KB (D) + 1 MB(I) ou 512 KB (I) sur (Itanium2 série 9x00) |
| Cache L3 | 1.5-32 MB |
| Prise(s) | - PAC611
- FC-LGA6 (LGA1248) (série Itanium 9300)
|
| Nom(s) de base | - McKinley
- Madison
- Hondo
- Deerfield
- Montecito
- Montvale
- Tukwila
- Poulson
|
Le processeur Itanium 2 a été lancé en 2002, pour les serveurs d'entreprise et pas seulement pour les ordinateurs de grande puissance. La première version d'Itanium 2, dont le nom de code est McKinley, a été créée par HP et Intel. Elle a résolu de nombreux problèmes du premier processeur Itanium, qui étaient principalement causés par un mauvais sous-système de mémoire. McKinley avait 221 millions de transistors (dont 25 millions pour la logique), mesurait 19,5 mm sur 21,6 mm (421 mm2) et avait été créé avec un processus de conception de 180 nm, et un processus CMOS avec 6 couches d'aluminium.
En 2003, AMD a lancé l'Opteron, qui a mis en œuvre la première architecture x86-64 (appelée AMD64 à l'époque). L'Opteron a connu un succès bien plus grand car il s'agissait d'une mise à niveau facile à partir de x86. Intel a mis en œuvre x86-64 dans ses processeurs Xeon en 2004.
Intel a lancé un nouveau processeur Itanium 2, dont le nom de code est Madison, en 2003. Madison utilisait un processus de 130 nm et a été à la base de tous les nouveaux processeurs Itanium jusqu'en juin 2006.
En mars 2005, Intel a annoncé qu'elle travaillait sur un nouveau processeur Itanium, dont le nom de code est Tukwila, qui sera commercialisé en 2007. Tukwila aurait 4 cœurs de processeur et remplacerait le bus Itanium par une nouvelle interface système commune, qui serait également utilisée par un nouveau processeur Xeon. Plus tard dans l'année, Intel a changé la date de sortie de Tukwila pour la fin 2008.
En novembre 2005, les plus grands fabricants de serveurs Itanium ont travaillé avec Intel et de nombreux éditeurs de logiciels pour créer l'Alliance des solutions Itanium, afin de promouvoir l'architecture et d'accélérer le portage des logiciels. L'Alliance affirme que ses membres investiraient 10 milliards de dollars dans les solutions Itanium d'ici la fin de la décennie.
En 2006, Intel a livré le Montecito (commercialisé sous le nom de série Itanium 2 9000), un processeur à deux cœurs dont les performances étaient environ deux fois supérieures et qui consommait 20 % d'énergie en moins.
Intel a lancé la série Itanium 2 9100, dont le nom de code est Montvale, en novembre 2007. En mai 2009, la version de Tukwila, le successeur de Montvale, a été modifiée une nouvelle fois, la sortie pour les OEM étant prévue pour le premier trimestre 2010.
Itanium 9300 (Tukwila) : 2010
Le processeur Itanium série 9300, dont le nom de code est Tukwila, est sorti le 8 février 2010, avec des performances et une quantité de mémoire supérieures.
Tukwila utilise un procédé de 65 nm, possède entre deux et quatre cœurs, un cache CPU pouvant atteindre 24 Mo, la technologie Hyper-Threading et de nouveaux contrôleurs de mémoire. Il dispose également d'un double dispositif de correction des données, qui permet de résoudre les problèmes de mémoire. Tukwila dispose également de l'Intel QuickPath Interconnect (QPI) pour remplacer l'architecture de bus Itanium. La bande passante maximale du processeur interne est de 96 GB/s et celle de la mémoire de 34 GB/s. Avec QuickPath, le processeur dispose de contrôleurs de mémoire intégrés, qui contrôlent la mémoire à l'aide d'interfaces QPI pour communiquer avec d'autres processeurs et concentrateurs d'E/S. QuickPath est également utilisé avec les processeurs Intel utilisant l'architecture Nehalem, afin que Tukwila et Nehalem puissent utiliser les mêmes jeux de puces. Tukwila intègre quatre contrôleurs de mémoire, dont chacun prend en charge plusieurs DIMM DDR3 via un contrôleur de mémoire distinct, similaire au processeur Nehalem Xeon dont le nom de code est Beckton.
Itanium 9500 (Poulson) : 2012
| | Cet article doit être mis à jour. Vous pouvez aider Wikipédia en le mettant à jour. (mars 2014) |
Le processeur Itanium de la série 9500, dont le nom de code est Poulson, est le successeur du processeur de Tukwila et a été mis sur le marché le 8 novembre 2012. Intel affirme qu'il passe de la technologie du processus 45 nm à celle du processus 32 nm ; il dispose de 8 cœurs, d'une architecture à 12 problèmes, d'ajouts de multithreading et de nouvelles instructions pour le parallélisme, y compris la virtualisation. La taille du cache Poulson L3 est de 32 Mo. La taille du cache L2 est de 6 MB, 512 I KB, 256 D KB par cœur. La taille de Poulson est de 544 mm², soit moins que la taille de Tukwila (698,75 mm²).
À l'ISSCC 2011, Intel a présenté un document intitulé "Un processeur Itanium 32 nm à 12 milliards de transistors pour les serveurs critiques". Étant donné qu'Intel a toujours partagé des détails sur les microprocesseurs Itanium à l'ISSCC, cet article fait très probablement référence à Poulson. L'analyste David Kanter spécule que Poulson utilisera une nouvelle architecture, avec une forme plus avancée de multi-threading qui utilise jusqu'à deux threads, afin d'améliorer les performances pour le travail à thread unique et multi-threading. De nouvelles informations ont été publiées lors de la conférence Hot Chips.
Les nouvelles informations font état d'améliorations dans le multithreading, d'améliorations de la fiabilité (Instruction Replay RAS) et de quelques nouvelles instructions (priorité des threads, instruction d'entier, pré-recherche de cache, conseils d'accès aux données).
Dans la notification de changement de produit (PCN) 111456-01, Intel a énuméré 4 modèles de processeurs Itanium série 9500, qui ont été retirés dans une version révisée du document. Les pièces ont ensuite été répertoriées dans la base de données des fiches de déclaration de matériaux (MDDS) d'Intel. Intel a par la suite publié le manuel de référence de l'Itanium 9500.
Les modèles sont :
| Numéro du processeur | Fréquence |
| 9520 | 1,73 GHz |
| 9540 | 2,13 GHz |
| 9550 | 2,4 GHz |
| 9560 | 2,53 GHz |